Sicherheitslücken in Software haben in den letzten Jahren zu zunehmend schwerwiegenden Sicherheitsverletzungen geführt, nicht zuletzt aufgrund unserer Abgängigkeit von der IT Infrastruktur, die mit der Digitalisierung weiter ansteigt. Prozessorhardware wurde lange als zuverlässiger und leistungsfähiger Vertrauensanker gesehen - bis im Januar 2018 mit Spectre und Meltdown eine neue Klasse von Seitenkanalangriffen bekannt wurde. Seitdem ist Hardwaresicherheit in den Fokus der Forschung und der Allgemeinheit gerückt, wie zahlreiche Artikel in den Medien weltweit belegen.

Spectre und Meltdown gehören zur Klasse der sogenannten Transient Execution Angriffe. Diese Angriffe sind besonders gravierend für hardwareunterstützte Sicherheitsmechanismen, insbesondere für sichere Ausführungsumgebungen (TEEs) wie beispielsweise Intel SGX und ARM Trustzone. TEEs ermöglichen sichere Enklaven, die Prozesse durch hardwaregestützte Isolation schützen - insbesondere gegen privilegierte Angriffe auf Systemebene, also beispielsweise kompromittierte Betriebssysteme.

Dieses Projekt motiviert sich aus zwei Beobachtungen: (I) Sicherheitslücken in Software resultieren in zunehmend gravierenden Datenverlusten und kompromittierten Systemen, (II) ein beständiger Strom an neu gefundenen Mikroarchitekturangriffen untergräbt das Vertrauen in die bestehenden Modelle in der Hardwaresicherheit. Beide Probleme können durch eine Kombination aus verbesserter Hardware sowie besseren Hardwareentwurfsverfahren gelöst werden. Statt auf jeden einzelnen Angriff mit ad hoc Lösungen zu reagieren, verfolgt dieses Projekt das Ziel, einen systematischen Ansatz zur Detektion und zum Schutz vor diesen Angriffen bereits während des Entwurfsphase sowie auf der Hardwareebene sicherzustellen. Konkret wird (I) eine sichere Ausführungsumgebung ohne Schwachstellen Prozesse vor Sicherheitslücken im System schützen und (II) ein verifizierbar seitenkanalfreier Prozessor sicherstellen, dass die logische Trennung von Prozessen innerhalb der CPU wirklich effektiv ist und nicht von Entwurfsfehlern in der Hardware untergraben wird.

Im Rahmen dieses Projekts werden neue Techniken zur Elektronischen Entwurfsautomatisierung (EDA) entwickelt, mit denen Mikroarchitekturen entworfen werden können, die gegen spezifische Klassen von Seitenkanalangriffen geschützt sind, inklusive Transient Execution Angriffe. Aufbauend auf diesen Werkzeugen zur Verifikation der Seitenkanalresistenz erforscht das Projekt neue seitenkanalresistente TEE-Technologie, die hardwarebasierte Vertrauensanker - ein erklärtes Ziel des dieses SPPs - für die Mikroarchitektur moderner Prozessoren schafft. Mit Hilfe der entwickelten Werkzeuge und TEE werden offene RISC-V-basierten Prozessoren analysiert und sicherer gemacht.